与古板的 die-to-die 堆叠差别，，，，，逻辑折叠并非将粗粒度的？？？？？？？椴鸱值蕉嗫樾玖＞傩卸训，，，，，而是在设计阶段就把统一？？？？？？？槟诓康穆呒，，，，，细化到标准单位级，，，，，漫衍到笔直堆叠的多层晶圆上，，，，，通过微米 / 亚微米级 face-to-face 混淆键合在笔直偏向直接买通要害路径。。。 这一设计范式对 EDA 工具提出了新的要求。。。古板的 2D 设计流程，，，，，以致现行的“赝 3D”（pseudo-3D）设计流程，，，，，即综合后每个？？？？？？？楸灰淮涡浴岸に馈钡侥骋黄 die，，，，，再用 2D EDA 工具逐片实现，，，，，都已缺乏以施展其潜力。。。 要真正承载逻辑折叠，，，，，物理设计实现必需在完整的三维空间中搜索，，，，，？？？？？？？槟诨帧⒖ die 互连与笔直热路径优化应在统一个优化框架下协同求解。。。这正是“真 3D”（true-3D）EDA 工具的焦点要义。。。 其一，，，，，划分粒度。。。赝 3D 以整个？？？？？？？槲钚〉ノ槐环值侥骋黄 die，，，，，？？？？？？？槟诓康乃斜曜嫉ノ槐囟ㄎ挥谕骋黄 die；；；；；；真 3D 则支持？？？？？？？槟谧杂苫，，，，，统一？？？？？？？槟诘谋曜嫉ノ豢梢员宦衍到差别 die，，，，，设计空间更大。。。其二，，，，，优化空间。。。赝 3D 在每片 die 上各自举行优化，，，，，大宗复用古板 2D 芯片的 EDA 工具，，，，，不允许跨 die 逻辑变换、移动等操作。。。真 3D 则将多 die 构建的整体空间作为设计空间，，，，，各设计阶段均在完整的三维设计空间中举行搜索和寻优，，，，，不限制跨 die 逻辑变换、移动等操作。。。 IT之家从通告获悉，，，，，围绕逻辑折叠所需的“真 3D”能力，，，，，北京大学团队构建了相关物理实现 EDA 工具原型，，，，，笼罩结构妄想和结构两个阶段，，，，，并通过 GPU 加速支持万万级实例规模。。。在手艺层面，，，，，该工具将跨 die 线长、混淆键合端子数目与笔直热路径纳入统一的可微优化框架，，，，，使标准单位能够在三维空间中协同安排，，，，，而不是被预先牢靠到某一片 die；；；；；；混淆键合端子用量作为优化变量自动决议，，，，，可在线长与跨 die 毗连开销之间取得平衡。。。 团队的工具已在开源工业级设计上完成系统验证，，，，，实例规模从约 100 万笼罩到约 2470 万。。。相比目今最具代表性的赝 3D 设计流程，，，，，物理实现指标方面取得了平均约 30% 的线长缩减、约 6% 的 WNS 改善与约 12% 的 TNS 改善；；；；；；热感知方面，，，，，启用联合优化后峰值温度平均下降 3% 以上，，，，，线长险些无损。。。以上效果的算法细节与完整效果将于近期揭晓。。。 “真 3D 集成”及“真 3D 芯片设计”要领学是北京大学集成电路学院 / 微纳电子器件与集成手艺天下重点实验室恒久结构的偏向。。。在 EDA 方面，，，，，该团队已经研发了真 3D 时序剖析引擎、结构妄想引擎、结构引擎等。。。面向逻辑折叠及更广义的 3D-IC 设计需求，，，，，团队未来将扩展至多 die 堆叠及重大 3D 集成场景，，，，，研究异构工艺节点下的真 3D 设计要领学，，，，，建设快速 PPA 评估与协同优化能力。。。